Teknisk sammanfattning av EPAC1.5
European Processor Initiative (EPI) har framgångsrikt tillverkat och startat upp EPAC1.5, en RISC-V-baserad accelerator för högpresterande databehandling (HPC). Chippet är en testplattform som demonstrerar flera olika beräkningsaccelerationsteknologier.
Arkitektur och design
- Beräkningsenheter:
- VPU (Vector Processing Unit): Inkluderar Avispado RISC-V-kärnan (designad av SemiDynamics) och en vektorenhet från BSC & Zagrebs universitet.
- STX (Stencil och Tensor Accelerator): Utvecklad av ETH Zürich & Fraunhofer IIS, optimerad för stencilberäkningar och maskininlärning.
- VRP (Variable Precision Processor): En CPU med stöd för variabel numerisk precision, designad av CEA.
- Minnesarkitektur:
- Distribuerad Home Node (HN) och L2-cache utvecklad av Chalmers & FORTH-ICS, vilket möjliggör en sammanhängande minnesvy.
- Kommunikation och nätverk:
- Högpresterande Network-on-Chip (NoC) med flera korspunkter (XP).
- Off-chip-länk via SERDES från EXTOLL.
- Fysisk implementation:
- Tillverkad med GLOBALFOUNDRIES 22FDX low-power-process.
- 27 mm² kisel med 0,3 miljarder transistorer.
- Monterat på ett dotterkort från E4.
Prestanda och funktionalitet
- Linux (Ubuntu 22.04 LTS) startade framgångsrikt i både CLI- och GUI-läge.
- Benchmarking och HPC-kernel-exekvering genomfördes för att validera acceleratorernas beräkningskapacitet.
- Verifiering och bring-up utfördes vid FORTH-ICS (Grekland) & EXTOLL (Tyskland).
Betydelse och nästa steg
EPAC1.5 är en demonstrationsplattform för framtida europeiska superdatorer, där dess skalbara acceleratorer kan användas för att hantera en rad beräkningsproblem inom HPC, AI och Big Data. Projektet är en del av EPI:s långsiktiga mål att skapa europeiska, lågenergiprocessorer för extremskalig databehandling.
